基于EDA技術(shù)的FPGA設(shè)計

基于EDA技術(shù)的FPGA設(shè)計 對傳統(tǒng)電子系統(tǒng)設(shè)計方法與現(xiàn)代電子系統(tǒng)設(shè)計方法進行了比較,引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列(FPGA)電路,提出現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展的大規(guī)�？删幊虒Ｓ眉�成電路(ASIC),在數(shù)字系統(tǒng)設(shè)計和控制電路中越來越受到重視。介紹了這種電路的基本結(jié)構(gòu)、性能特點、應(yīng)用領(lǐng)域及使用中的注意事項。對基于EDA技術(shù)的FPGA進行了展望。指出EDA技術(shù)將是未來電子產(chǎn)品設(shè)計技術(shù)發(fā)展的主要方向。

集成電路技術(shù)和計算機技術(shù)的蓬勃發(fā)展,讓電子產(chǎn)品設(shè)計有了更好的應(yīng)用市場,實現(xiàn)方法也有了更多的選擇。傳統(tǒng)電子產(chǎn)品設(shè)計方案是一種基于電路板的設(shè)計方法,該方法需要選用大量的固定功能器件,然后通過這些器件的配合設(shè)計從而模擬電子產(chǎn)品的功能,其工作集中在器件的選用及電路板的設(shè)計上。
隨著計算機性價比的提高及可編程邏輯器件的出現(xiàn),對傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計方法進行了解放性的革命,現(xiàn)代電子系統(tǒng)設(shè)計方法是設(shè)計師自己設(shè)計芯片來實現(xiàn)電子系統(tǒng)的功能,將傳統(tǒng)的固件選用及電路板設(shè)計工作放在芯片設(shè)計中進行。從20世紀(jì)90年代初開始,電子產(chǎn)品設(shè)計系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化,各種電子系統(tǒng)的設(shè)計軟件應(yīng)運而生。
在這些專業(yè)化軟件中,EDA(Electronic Design Automation)具有一定的代表性,EDA技術(shù)是一種基于芯片的現(xiàn)代電子系統(tǒng)設(shè)計方法。它的優(yōu)勢主要集中在能用HDL語言進行輸入、進行PLD(可編程器件)的設(shè)計與仿真等系統(tǒng)設(shè)計自動化上;20世紀(jì)90年末,可編程器件又出現(xiàn)了模擬可編程器件,由于受技術(shù)、可操作性及性價比的影響,今后EDA技術(shù)會向模擬可編程器件的設(shè)計與仿真方向發(fā)展,并占據(jù)市場的一定份額。
EDA技術(shù)主要包括大規(guī)�？删幊踢壿嬈骷�、硬件描述語言、開發(fā)軟件工具及實驗開發(fā)系統(tǒng)4個方面。其中,大規(guī)�？删幊踢壿嬈骷�是利用EDA技術(shù)進行電子系統(tǒng)設(shè)計的載體硬件,描述語言是利用EDA技術(shù)進行電子系統(tǒng)設(shè)計的主要表達手段,開發(fā)軟件工具是利用EDA技術(shù)進行電子系統(tǒng)設(shè)計的智能化與自動化設(shè)計工具,實驗開發(fā)系統(tǒng)則是提供芯片下載電路及EDA實驗、開發(fā)的外圍資源。

FPGA結(jié)構(gòu)概述

現(xiàn)場可編程門陣列FPGA作為集成度和復(fù)雜程度最高的可編程ASIC。是ASIC的一種新型門類,它建立在創(chuàng)新的發(fā)明構(gòu)思和先進的EDA技術(shù)之上。運算器、乘法器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號處理單元的邏輯設(shè)計都可選用FPGA實現(xiàn)。以Xilinx的FPGA器件為例,它的結(jié)構(gòu)可以分為3個部分:可編程邏輯塊CLB(Configurable Logic Blocks)、可編程I/O模塊IOB(Input/Output Block)和可編程內(nèi)部連接PI (Programmable Interconnect)。CLB在器件中排列為陣列,周圍環(huán)形內(nèi)部連線,IOB分布在四周的管腳上。Xilinx的CLB功能很強,不僅能夠?qū)崿F(xiàn)邏輯函數(shù),還可以配置成RAM等復(fù)雜的形式。
現(xiàn)場可編程門陣列FPGA是含有大規(guī)模數(shù)字電路的通用性器件。這些數(shù)字電路之間的互聯(lián)網(wǎng)絡(luò)是由用戶使用更高級的軟件來定義的。FPGA可以進行無限次的重復(fù)編程,從一個電路到另一個電路的變化是通過簡單的卸載互聯(lián)文件來實現(xiàn)的,極大地推動了復(fù)雜數(shù)字電路的設(shè)計,縮短了故障檢查的時間。
傳統(tǒng)的數(shù)字邏輯設(shè)計使用TTL電平和小規(guī)模的數(shù)字集成電路來完成邏輯電路圖。使用這些標(biāo)準(zhǔn)的邏輯器件已經(jīng)被證實是最便宜的手段,但是要求做一些布線和復(fù)雜的電路集成板(焊接調(diào)試)等工作,如果出現(xiàn)錯誤,改動起來特別麻煩。因此,采用傳統(tǒng)電子設(shè)計方案人員的很大一部分工作主要集中在設(shè)備器件之間物理連接、調(diào)試以及故障解決方面。正是因為FPGA的EDA技術(shù)使用了更高級的計算機語言,電路的生成基本上是由計算機來完成,將使用戶能較快地完成更復(fù)雜的數(shù)字電路設(shè)計,由于沒有器件之間的物理連接,因此調(diào)試及故障排除更迅速、有效。

下一頁

【基于EDA技術(shù)的FPGA設(shè)計】相關(guān)文章：

基于FPGA的TS over lP的設(shè)計與實現(xiàn)03-21

基于FPGA的前端圖像采集卡的設(shè)計11-22

基于FPGA的DDS信號發(fā)生器的設(shè)計03-03

基于FPGA的高頻時鐘的分頻和分配設(shè)計03-19

基于FPGA的指紋特征點集匹配的設(shè)計與實現(xiàn)03-07

基于FPGA的快速傅立葉變換03-19

基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計03-18

基于FPGA的RISC8位單片機設(shè)計03-30

基于FPGA/CPLD和USB技術(shù)的無損圖像采集卡03-18