- 相關(guān)推薦
數(shù)字邏輯實(shí)驗(yàn)仿真系統(tǒng)仿真算法設(shè)計(jì)與實(shí)現(xiàn)XML+VC++
畢業(yè)論文
目 錄
前言 1
1 數(shù)字邏輯實(shí)驗(yàn)仿真系統(tǒng)概述 2
1.1 仿真技術(shù)簡(jiǎn)介 2
1.2 數(shù)字電路與數(shù)字系統(tǒng) 3
1.3 目前常見(jiàn)的數(shù)字邏輯仿真設(shè)計(jì)軟件介紹 4
1.4 本設(shè)計(jì)數(shù)字邏輯實(shí)驗(yàn)系統(tǒng)原理分析 7
1.4.1 數(shù)字邏輯實(shí)驗(yàn)系統(tǒng)的基本框架 8
1.4.2 數(shù)字邏輯實(shí)驗(yàn)仿真系統(tǒng)元件 9
1.5 本系統(tǒng)的功能、特點(diǎn)，所采用的技術(shù) 10
2 XML技術(shù)介紹 12
2.1 XML的產(chǎn)生 12
2.2 XML的結(jié)構(gòu) 12
2.3 XML的應(yīng)用 13
2.4 XML DOM 14
2.5 XML SCHEMA 18
2.6 XML的不足之處 23
3 VISUAL C++開(kāi)發(fā)技術(shù)介紹 25
3.1 VISUAL C++可視化集成開(kāi)發(fā)環(huán)境簡(jiǎn)介 25
3.1.1 項(xiàng)目工作區(qū) 26
3.1.2 向?qū)Ы榻B 28
3.1.3 Componet Gallery(組件畫(huà)廊) 29
3.1.4 Developer Studio的1些快捷特性 30
3.2 MFC編程 31
3.2.1 MFC類(lèi)庫(kù)概念和組成 31
3.2.2 MFC的優(yōu)點(diǎn) 31
3.3 VC++圖形編程 32
3.3.1 設(shè)備環(huán)境類(lèi) 32
3.3.2 GDI對(duì)象 32
4 數(shù)字邏輯仿真運(yùn)行算法設(shè)計(jì)與實(shí)現(xiàn) 33
4.1 系統(tǒng)總體設(shè)計(jì)概述 33
4.2 仿真文件的XML SCHEMA 35
4.3 運(yùn)行算法設(shè)計(jì) 38
4.4 仿真過(guò)程演示及結(jié)果顯示 46
5 結(jié)論 50
參考文獻(xiàn) 51
致謝 I
數(shù)字邏輯實(shí)驗(yàn)仿真系統(tǒng)仿真算法設(shè)計(jì)與實(shí)現(xiàn)
摘要：傳統(tǒng)的實(shí)驗(yàn)室都是由硬件設(shè)備構(gòu)成的，雖然硬件設(shè)施的仿真運(yùn)行速度比較快，運(yùn)行結(jié)果與真實(shí)效果也比較接近，但是由于硬件設(shè)施價(jià)格昂貴,實(shí)驗(yàn)室所能提供的實(shí)驗(yàn)設(shè)備種類(lèi)、數(shù)量都有限，并且性能和仿真要求也不可能隨著社會(huì)科技的發(fā)展而同方向前進(jìn)，仿真結(jié)果總是落后最新的科學(xué)技術(shù)，同時(shí),實(shí)驗(yàn)設(shè)備每年的維護(hù)費(fèi)用也很高。由此而發(fā)展出來(lái)了在計(jì)算機(jī)上做仿真實(shí)驗(yàn)，仿真結(jié)果同樣可以達(dá)到實(shí)驗(yàn)的要求。而計(jì)算機(jī)仿真平臺(tái)軟件可以隨著社會(huì)的不斷要求而更新和發(fā)展，這樣既節(jié)約了資源也提高了教學(xué)質(zhì)量。我們的畢業(yè)設(shè)計(jì)課題就是開(kāi)發(fā)1個(gè)數(shù)字邏輯仿真實(shí)驗(yàn)平臺(tái)，提出用XML技術(shù)對(duì)仿真模型進(jìn)行描述和存儲(chǔ)。本人的主要任務(wù)是實(shí)驗(yàn)平臺(tái)的仿真算法設(shè)計(jì)與實(shí)現(xiàn)，確保仿真實(shí)驗(yàn)?zāi)軌虻玫秸_的結(jié)果。本論文首先簡(jiǎn)單介紹了數(shù)字邏輯仿真技術(shù)及原理，可擴(kuò)展標(biāo)識(shí)語(yǔ)言（XML）和VC++開(kāi)發(fā)工具，然后詳細(xì)描述了仿真算法的設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)實(shí)例對(duì)仿真算法進(jìn)行了驗(yàn)證和測(cè)試。
關(guān)鍵字：仿真；XML；VC++；數(shù)字邏輯；算法
Design and Realization of Simulating Algorithm for the Digital Logic Experiment Simulating System
Abstract:Traditional laboratories are constituted by hardware equipments and instruments. Although experiments on hardware facilities run fast, and the results are close to the real effect, the cost of the hardware facilities are hardly affordable. Because the type and the quanity of instruments in laboratory are usually restricted,and its hard for their function to catch up with the inscreaing requirement,especially,its expensive to maintain the instruments,as a result,simulating experiments on computer is developed.By using computer simulating systems, we can avoid the disadvantages discussed above and enhance the education quality without loss of efficiency. Our task is to develop a simulation platform for digital logic experiments, in which the simulation models are described in XML and the simulating digital logic circuits are saved in XML documents. The paper first briefly introduces the digital logic simulation technology,XML,and the development tool VC++, then describes the design and realization of the simulating algorithm in detail, finally, an example is given to explain how the algorithm is performed and whether its correct or not.
Keywords: Simulation; XML; VC++; Digital logic; Algorithm
前言
目前，很多高校的計(jì)算機(jī)硬件類(lèi)課程的實(shí)驗(yàn)教學(xué)都是在實(shí)驗(yàn)室中特定的硬件實(shí)驗(yàn)平臺(tái)上完成的。但是，由于受到經(jīng)費(fèi)的限制，實(shí)驗(yàn)室所能提供的實(shí)驗(yàn)設(shè)備種類(lèi)、數(shù)量都有限。同時(shí)，實(shí)驗(yàn)設(shè)備每年的維護(hù)費(fèi)用也很高。此外，由于計(jì)算機(jī)技術(shù)發(fā)展飛速，實(shí)驗(yàn)設(shè)備更新?lián)Q代的速度慢，導(dǎo)致實(shí)驗(yàn)條件與手段日益落后。因此，用軟件模擬實(shí)現(xiàn)硬件類(lèi)課程的教學(xué)實(shí)驗(yàn)是非常有必要和有意義的，既可以降低實(shí)驗(yàn)設(shè)備經(jīng)費(fèi)，又便于更新實(shí)驗(yàn)內(nèi)容。同時(shí)，它也可用于計(jì)算機(jī)輔助教學(xué)，使課堂教學(xué)更形象、更生動(dòng)。因此，各種針對(duì)硬件的實(shí)驗(yàn)仿真軟件得到了廣泛應(yīng)用，目前比較流行的這類(lèi)仿真軟件有EWB、PROTEL、PSPICE等[1]。
EWB是1種電子電路計(jì)算機(jī)仿真軟件，它被稱(chēng)為電子設(shè)計(jì)工作平臺(tái)或虛擬電子實(shí)驗(yàn)室，英文全稱(chēng)為Electronics Workbench。EWB是加拿大Interactive Image Technologies公司于1988年開(kāi)發(fā)的，自發(fā)布以來(lái)，已經(jīng)有35個(gè)國(guó)家、10種語(yǔ)言的人在使用。EWB及其相關(guān)庫(kù)包的應(yīng)用對(duì)提高學(xué)生的仿真設(shè)計(jì)能力，更新設(shè)計(jì)理念有較大的好處。
PROTEL是PORTEL公司在20世紀(jì)80年代末推出的電路行業(yè)的CAD軟件，它當(dāng)之無(wú)愧地排在眾多EDA軟件的前面，是電路設(shè)計(jì)者的首選軟件。它較早在國(guó)內(nèi)使用，普及率也最高，有些高校的電路專(zhuān)業(yè)還專(zhuān)門(mén)開(kāi)設(shè)了課程來(lái)學(xué)習(xí)它。幾乎所有的電路公司都要用到它。
PSPICE是較早出現(xiàn)的EDA軟件之1，1985年就由MICROSIM公司推出。在電路仿真方面，它的功能可以說(shuō)是最為強(qiáng)大，在國(guó)內(nèi)被普遍使用。
【數(shù)字邏輯實(shí)驗(yàn)仿真系統(tǒng)仿真算法設(shè)計(jì)與實(shí)現(xiàn)XML+VC++】相關(guān)文章：
數(shù)字邏輯實(shí)驗(yàn)仿真系統(tǒng)操作界面設(shè)計(jì)XML+VC++06-06
異構(gòu)雙腿機(jī)器人仿真系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)07-22
高校虛擬仿真實(shí)訓(xùn)系統(tǒng)的設(shè)計(jì)研究08-26
擴(kuò)頻系統(tǒng)中卷積編碼的Verilog設(shè)計(jì)與仿真08-21
基于MATLAB的FSK調(diào)制系統(tǒng)設(shè)計(jì)(SIMULINK仿真)08-03
調(diào)度算法等對(duì)NCS性能影響的仿真與分析09-28
跳頻通信系統(tǒng)的仿真研究07-05
船舶遠(yuǎn)程操縱仿真系統(tǒng)的研究10-18