- 相關(guān)推薦
模擬I2C總線多主通信的通用軟件包
摘要：本文給出軟件模擬I2C總線應(yīng)用在多主機(jī)系統(tǒng)中的解決方案。分析多主競(jìng)爭(zhēng)出現(xiàn)原因及其時(shí)段，結(jié)合時(shí)序圖和流程圖闡述競(jìng)爭(zhēng)仲裁的原理及實(shí)現(xiàn)方案，并提供通用軟件包，用戶可將其應(yīng)用在實(shí)際的系統(tǒng)中。引言
I2C是由Philips公司推出的芯片間串行傳輸總線。它以規(guī)范嚴(yán)謹(jǐn)、使用簡(jiǎn)單靈活、支持的外圍器件繁多等特點(diǎn)而被廣泛應(yīng)用。對(duì)于不具備I2C接口的主器件（通常指MCU），可利用普通的I/O口來模擬I2C總線，但由于無法解決多主競(jìng)爭(zhēng)問題而只能應(yīng)用在單主機(jī)系統(tǒng)中。本文提供了一種解決方案，可將模擬I2C總線應(yīng)用在多主機(jī)系統(tǒng)中，實(shí)現(xiàn)模擬I2C的多主通信。
1 模擬I2C多主通信的設(shè)計(jì)原理
在I2C總線系統(tǒng)中，可以有多個(gè)主器件節(jié)點(diǎn)。當(dāng)多個(gè)主器件節(jié)點(diǎn)都企圖控制總線時(shí)，就會(huì)出現(xiàn)多主競(jìng)爭(zhēng)。這時(shí)就需要進(jìn)行仲裁，裁決的結(jié)果只允許其中一個(gè)主器件節(jié)點(diǎn)成為主控器。而硬件I2C系統(tǒng)之所以支持多主系統(tǒng)，是因?yàn)槠渚哂械娜齻�(gè)特性：①接口的線“與”邏輯功能；②內(nèi)部沖突檢測(cè)電路；③I2C中斷和狀態(tài)處理程序。這使其能夠自動(dòng)完成多主競(jìng)爭(zhēng)時(shí)的時(shí)鐘同步與總線仲裁，無須用戶介入。而在模擬I2C系統(tǒng)中，如果能通過軟硬件設(shè)計(jì)模擬出上述的三個(gè)特性，就等于解決了競(jìng)爭(zhēng)仲裁與同步問題，那么模擬I2C總線就完全可以應(yīng)用于多主機(jī)系統(tǒng)中。
首先，經(jīng)過理論分析與實(shí)驗(yàn)驗(yàn)證，得知并聯(lián)在一起的MCU的普通I/O口線本身就具有線“與”特性。其次，為了避免主節(jié)點(diǎn)在總線繁忙時(shí)啟動(dòng)總線而引起的沖突，需要增加一條握手線，即BUSY線來代表總線的忙/閑狀態(tài)。因?yàn)閿?shù)據(jù)線（SDA）和時(shí)鐘線（SCL）上的信號(hào)是變化的，所以不能用它們充當(dāng)BUSY線。另外，當(dāng)多個(gè)MCU都檢測(cè)到總線空閑，同時(shí)企圖控制總線時(shí)，將形成多主競(jìng)爭(zhēng)狀態(tài)，同樣會(huì)引起沖突。這時(shí)就需要引入時(shí)間片，用劃分的時(shí)間片來決定競(jìng)爭(zhēng)時(shí)各MCU占用I2C總線的優(yōu)先次序。結(jié)合SDA的線“與”特性，檢測(cè)SDA上是否已經(jīng)存在啟動(dòng)信號(hào)（即SDA是否為0），如果直到相應(yīng)的時(shí)間片結(jié)束都沒有檢測(cè)到SDA上的啟動(dòng)信號(hào)，自己就可以控制總線。最后，由于模擬系統(tǒng)中沒有硬件I2C中斷，MCU作為從器件時(shí)不知何時(shí)開始接收總線上的數(shù)據(jù)，所以，需要提供一根I2C中斷信號(hào)線，使MCU在中斷程序中處于從接收狀態(tài)，中斷線可以與BUSY線合用。
通過上述分析，利用三根信號(hào)線就能模擬出硬件I2C的競(jìng)爭(zhēng)仲裁過程，實(shí)現(xiàn)模擬I2C的多主通信。
2 系統(tǒng)連接示意圖
三線模擬I2C總線系統(tǒng)的連接框圖如圖1所示。
模擬I2C多主系統(tǒng)中，要參與競(jìng)爭(zhēng)的主器件節(jié)點(diǎn)采用三級(jí)連接方式，如MCU（A）、MCU（B）、MCU（C）；對(duì)于外圍器件節(jié)點(diǎn)如24C64等，因不具備主動(dòng)控制I2C總線的能力，不會(huì)參與總線的競(jìng)爭(zhēng)，所以仍可采用通用的兩線連接方式。三線模擬I2C總線中的時(shí)鐘線SCL和數(shù)據(jù)線SDA可由MCU的任意兩個(gè)I/O口線模擬；BUSY線因還要充當(dāng)中斷信號(hào)線，則必須與MCU的外部中斷引腳INT0或INT1連接。
3 時(shí)序分析及流程設(shè)計(jì)
在檢測(cè)到BUSY=0（忙）時(shí)，不會(huì)出現(xiàn)競(jìng)爭(zhēng)；但當(dāng)檢測(cè)到BUSY=1（閑）到將BUSY設(shè)為0，需要的典型時(shí)間為3個(gè)機(jī)器周期。在這段時(shí)間內(nèi)，別的MCU仍會(huì)檢測(cè)到BUSY=1，也認(rèn)為總線空閑到企圖占用，這時(shí)就出現(xiàn)了競(jìng)爭(zhēng)與沖突。競(jìng)爭(zhēng)的時(shí)間范圍為2×3個(gè)機(jī)器周期。仲裁的方法是為每一個(gè)MCU分配一個(gè)仲裁時(shí)間片，在規(guī)定的時(shí)間片內(nèi)MCU反復(fù)檢測(cè)總線中的數(shù)據(jù)線SDA是否有信號(hào)，直到時(shí)間片結(jié)束。如果沒有信號(hào)就可馬上占用I2C總線，發(fā)送起始信號(hào)；如果有信號(hào)則表示有別的高優(yōu)先級(jí)的MCU要占用，該MCU退出競(jìng)爭(zhēng)。仲裁時(shí)序圖如圖2所示。
將BUSY設(shè)為0后的一段時(shí)間規(guī)定為仲裁時(shí)間。仲裁時(shí)間長(zhǎng)度為（N-1）×Δt。N為I2C總線上參與競(jìng)爭(zhēng)的MCU個(gè)數(shù)；Δt為一個(gè)時(shí)間片的長(zhǎng)度，典型值為4個(gè)機(jī)器周期。按優(yōu)先級(jí)順序給MCU分配不同個(gè)數(shù)的時(shí)間片。仲裁時(shí)序如圖2所示：假設(shè)MCU（A）優(yōu)先級(jí)最高，它不必進(jìn)行時(shí)間片測(cè)試，在檢測(cè)到總線空閑時(shí)直接發(fā)送起始位；MCU（B）優(yōu)先級(jí)為次高，在檢測(cè)到總線空閑后，它需要等待檢測(cè)一個(gè)時(shí)間片周期Δt，在Δt期間內(nèi)SDA線上沒有變化，即等待確認(rèn)比它高優(yōu)先級(jí)的MCU（A）不使用總線后，MCU（B）才能占用總線，發(fā)送起始信號(hào)；MCU（C）優(yōu)先級(jí)最低，它需要測(cè)試等待周期2Δt，只有當(dāng)MCU（A）、MCU（B）都不占用總線時(shí)（SDA一直保持為1），MCU（C）才能占用總線發(fā)送起始信號(hào)。
在實(shí)際應(yīng)用中，還要注意BUSY線所用的中斷腳INT0/INT1需初始化為開中斷，并設(shè)定為下跳沿觸發(fā)。當(dāng)各MCU需控制總線進(jìn)行主發(fā)送或主接收時(shí)，需先關(guān)掉INT0/INT1需初始化
【模擬I2C總線多主通信的通用軟件包】相關(guān)文章：
MAX517與單片機(jī)的I2C總線數(shù)據(jù)通信03-18
基于VHDL的I2C總線控制核設(shè)計(jì)03-18
基于CPLD的系統(tǒng)中I2C總線的設(shè)計(jì)03-18
一種實(shí)現(xiàn)載波監(jiān)聽多點(diǎn)接入／沖突檢測(cè)的多主RS485總線03-19
I2C總線在uClinux操作系統(tǒng)下的驅(qū)動(dòng)程序設(shè)計(jì)11-22
基于CAN總線的EV電控系統(tǒng)通信的設(shè)計(jì)與開發(fā)03-19
基于GPIB總線技術(shù)的TD-SCDMA通信儀表控制系統(tǒng)設(shè)計(jì)03-07