久久久久无码精品,四川省少妇一级毛片,老老熟妇xxxxhd,人妻无码少妇一区二区

基于RISC技術(shù)的8位微控制器設(shè)計

時間:2024-10-10 11:42:29 理工畢業(yè)論文 我要投稿
  • 相關(guān)推薦

基于RISC技術(shù)的8位微控制器設(shè)計

摘要:介紹基于RISC技術(shù)的8位微控制器的設(shè)計與實現(xiàn)。主要包括RISC指令集的選取;取指單元、譯碼單元、執(zhí)行單元的設(shè)計;取指、譯碼、回寫三級流水線技術(shù)的實現(xiàn)。該微控制器包含8級硬件堆棧、1個8位計數(shù)器、1個計數(shù)器溢出中斷、2個外部中斷源、8位數(shù)據(jù)輸入和輸出端口、16個通用寄存器、2K×16位的程序存儲器、512字節(jié)的數(shù)據(jù)存儲器。設(shè)計使用可綜合的Verilog語言描述, QuartusⅡ軟件仿真,F(xiàn)PGA器件驗證實現(xiàn)。

引 言

??隨著微電子技術(shù)的不斷發(fā)展,超大規(guī)模集成電路的集成度和工藝水平不斷提高,將整個應(yīng)用電子系統(tǒng)集成在一個芯片中(SoC),已成為現(xiàn)代電子系統(tǒng)設(shè)計的趨勢;以往高復(fù)雜度、高成本的嵌入式系統(tǒng)結(jié)構(gòu)能夠通過低成本的單片芯片實現(xiàn)。另一方面,復(fù)雜可編程邏輯器件(CPLD)和現(xiàn)場可編程門陣列(FPGA)集成度和速度不斷提高,功能不斷增強,開發(fā)人員可以使用高性能的EDA綜合開發(fā)工具和硬件描述語言(HDL)在短時間內(nèi)設(shè)計出復(fù)雜的電子應(yīng)用系統(tǒng)。目前,嵌入式系統(tǒng)已經(jīng)在各行各業(yè)得到廣泛應(yīng)用。工控、通信、汽車、航空航天以及軍事等各個領(lǐng)域都能看到嵌入式系統(tǒng)的身影,而微控制器(MCU)則是嵌入式系統(tǒng)的核心。

1 精簡指令集計算機(RISC)

1.1 RISC的結(jié)構(gòu)特征和設(shè)計原則

  精簡指令集計算機具有單周期單指令,存儲器到寄存器的操作,簡單的尋址方式和簡單的指令格式的結(jié)構(gòu)特征,其設(shè)計原則為:

① 選擇使用頻率高的指令,補充少量高效指令;

② 指令的結(jié)構(gòu)簡單,所有指令長度相等;

③ 采用流水線技術(shù),盡量使CPI = 1;

④ 使用Load/Store操作指令訪問存儲器;

⑤ 采用通用寄存器(GPR)結(jié)構(gòu);

⑥ 優(yōu)化編譯,提高執(zhí)行效率。

1.2 性能因子CPI和執(zhí)行時間

  性能因子是指微控制器每條指令的平均時鐘周期數(shù)CPI(Cycles Per Instruction):

  程序總的執(zhí)行時間t為:

  執(zhí)行時間是微控制器性能的主要指標(biāo)。在影響t的三個因素中,時鐘頻率取決于硬件技術(shù);CPI與指令集和MCU的組成結(jié)構(gòu)有關(guān);而指令數(shù)由指令集和編譯技術(shù)決定。要使微控制器的性能得到提高,優(yōu)化指令集、減少程序的總指令數(shù)和降低CPI值是設(shè)計主要考慮的問題。

2 微控制器的系統(tǒng)結(jié)構(gòu)

  圖1所示的微控制器主要由以下幾個模塊組成:

 、 PROM程序存儲器單元(Program ROM)。程序存儲器容量為2K×16位。系統(tǒng)復(fù)位后,程序計數(shù)器PC指向程序存儲器000H單元,程序從000H處開始執(zhí)行。

 、 IDEC指令譯碼單元(Instruction Decoder)。指令譯碼器對輸入的16位寬指令進行譯碼,輸出寄存器、數(shù)據(jù)存儲器的地址和讀/寫控制信號。

 、 ALU算術(shù)邏輯運算單元(Arithmetic Logic Unit)。ALU單元是MCU數(shù)據(jù)處理的核心部分,數(shù)據(jù)寬度為8位,具有加、減、邏輯運算和移位功能。ALU單元有2個8位的數(shù)據(jù)輸入和1個8位數(shù)據(jù)輸出,1位進位輸入,1位進位標(biāo)志輸出和零標(biāo)志輸出。運算操作碼輸入為4位,由譯碼單元提供。

 、 REGS寄存器單元(Register)。1組16個8位寄存器,用于數(shù)據(jù)的高速存取。寄存器組具有2個數(shù)據(jù)輸出端口和1個數(shù)據(jù)輸入端口,讀和寫地址分開,可同時進行讀/寫操作。

  ⑤ DRAM數(shù)據(jù)存儲器單元(Data RAM)。包含4段共512字節(jié)(每段128字節(jié))的數(shù)據(jù)存儲器,直接尋址能力為128字節(jié),間接尋址能力為256字節(jié),由程序狀態(tài)控制寄存器PSW的高2位控制段選地址。

  ⑥ CTRL控制單元(Control Unit)。整個MCU的控制中心,主要控制流水線操作、數(shù)據(jù)總線的控制和程序計數(shù)器的轉(zhuǎn)移。另外,還包括中斷、計數(shù)器和堆棧控制。

 、 其它。定義了1組數(shù)據(jù)輸入端口、2組數(shù)據(jù)輸出端口,數(shù)據(jù)位寬均為8位;2個外部中斷輸入INT0和INT1;1個8位計數(shù)器TIMER;7級程序堆棧Stack,可實現(xiàn)7級子程序調(diào)用;1個8位的程序狀態(tài)控制寄存器PSW。各位功能如表1。

表1 PSW各位功能

PSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0RAM段選RAM段選進位CIN保留INT1中斷允許計數(shù)器溢出中斷INT0中斷允許啟/停計數(shù)器

3 流水線技術(shù)

3.1 三級流水線結(jié)構(gòu)

  微控制器采用取指(IF)、執(zhí)行(EX)、回寫(WB)三級流水線結(jié)構(gòu),如圖2。各階段的主要功能為:

取指級——從程序存儲器中取出一條指令,同時進行指令譯碼,準(zhǔn)備寄存器、存儲器的讀地址,讀/寫控制信號;

執(zhí)行級——數(shù)據(jù)輸入ALU單元運算,同時準(zhǔn)備寄存器或存儲器的寫地址;

回寫級——將ALU輸出的運算結(jié)果寫入寄存器或存儲器中。

3.2 流水線競爭及解決

  控制競爭,由程序PC 指針值的改變引起。當(dāng)執(zhí)行跳轉(zhuǎn)指令時,PC指針值要到執(zhí)行級才能改變,這將會使下一拍的取指操作出錯。這時必須由硬件插入一條空操作NOP指令,等待P

【基于RISC技術(shù)的8位微控制器設(shè)計】相關(guān)文章:

基于FPGA的RISC8位單片機設(shè)計03-30

基于Ajax技術(shù)的網(wǎng)站設(shè)計03-08

基于EDA技術(shù)的FPGA設(shè)計03-18

基于MIPS架構(gòu)的RISC微處理器RM7000A03-18

基于AT91RM9200微控制器的以太網(wǎng)接口驅(qū)動程序設(shè)計03-07

淺談基于條碼技術(shù)的庫存管理系統(tǒng)設(shè)計分析03-17

基于Web技術(shù)的高校監(jiān)考安排系統(tǒng)的設(shè)計與應(yīng)用02-27

基于Windows Media技術(shù)的流媒體系統(tǒng)的設(shè)計與實現(xiàn)03-18

基于PLD技術(shù)的MIDI音樂播放控制系統(tǒng)設(shè)計03-15